基于FPGA的直接數字頻率合成器的設計

引言 早期的頻率合成技術主要有間接合成法、直接模擬合成法。間接合成法又稱為鎖相環(PLL)，它是在反饋環路中插入頻率運算功能，即可改變PLL的輸出頻率。為了使輸出頻率有更高的分辨率,常用到多環頻率合成和小數分頻等技術。隨著頻率分辨率的提高，PLL的鎖定時間越長，頻率變化就越慢。直接模擬合成法(早期的直接合成法)，通過模擬電路實現多級的連續混頻、分頻，獲得很小的頻率步進，電路復雜，不易集成。隨著技術和器件水平的提高，一種新的頻率合成技術——直接數字頻率合成(Direct Digital Frequency Synthesis簡稱DDS或DDFS)，得到了飛速的發展。它以有別于其它頻率合成方法的優越性能和特點成為現代頻率合成技術中的姣姣者。DDS廣泛用于接受機本振、信號發生器、儀器、通信系統、雷達系統等，尤其適合于跳頻無線通信系統。本課題主要是利用FPGA設計一個頻率和相位均可控制的具有正弦波、方波、三角波輸出的直接數字頻率合成器(DDS)。DDS主要由相位累加器、波形存儲器、D/A轉換器和低通濾波器組成。DDS的核心模塊相位累加器可通過VHDL語言自行....