1 LCoS顯示芯片--一類新型的SoC芯片

　　提到液晶顯示器，人們就會聯(lián)想到筆記本電腦用液晶顯示器，或是大屏幕等離子顯示器。新出現(xiàn)的令人振奮的LCoS是制作在單晶硅上的LCD顯示技術(shù)[1]。

　　LCoS 顯示器是一類新型的反射式顯示器，是半導(dǎo)體VLSI技術(shù)和液晶顯示技術(shù)巧妙結(jié)合高新技術(shù)產(chǎn)品，其顯示芯片對角線尺寸為18mm。由于LCoS可利用常規(guī)的 CMOS技術(shù)批量生產(chǎn)，并可隨半導(dǎo)體工藝的發(fā)展進(jìn)一步微型化，同時提高分辨率，LCoS顯示器將具備低功耗、微型尺寸、超輕重量等特點，因此在個人便攜顯示應(yīng)用方面非常有優(yōu)勢，特別是功耗遠(yuǎn)低于許多有源矩陣液晶顯示器（AMLCD），而生產(chǎn)成本可望與陰極射線管（CRT）相比擬。

　　盡管LCoS顯示屏通常只有指甲大

小，相應(yīng)的像素也就非常小，以至不利于肉眼直接分辨，但LCoS顯示器都配備有各式各樣的用于放大圖像光學(xué)系統(tǒng)（Optical Engine）：一種是直接投影到視網(wǎng)膜上形成放大的虛像，由此產(chǎn)生了個人用虛擬成像平顯示技術(shù)；另一種是運用屏幕投影形成放大實像，如圖1所示。LCoS顯示技術(shù)導(dǎo)致了一類新型的大屏幕平板顯示器件的誕生。

　　作為LCoS顯示技術(shù)核心的關(guān)鍵部件的單晶硅背板（LCoS顯示芯片），是一塊多功能、多結(jié)構(gòu)的片上系統(tǒng)（SoC），即整個顯示系統(tǒng)集成在一起18mm左右的晶片上。然而，SoC類芯片的設(shè)計必須全盤考慮整個系統(tǒng)的各種情況。正是因為如此設(shè)計周全，與由分離IC組合的顯示系統(tǒng)相比，SoC類芯片可以在同樣的工藝技術(shù)條件下實現(xiàn)更高性能的系統(tǒng)指標(biāo)。可以預(yù)計，以系統(tǒng)芯片方式設(shè)計生產(chǎn)的新一代液晶顯示器，其應(yīng)用前景將非常廣闊[2]。

　　2 LCoS顯示屏

　　LCoS 顯示屏通常分為兩大類：透射型和反射型。雖然它們幾何光學(xué)原理上截然迥異，但都能有選擇地調(diào)制外光源光線而形成圖像。透射型首先在晶片上完成驅(qū)動控制電路的設(shè)計制作，再用剝離（lift-off）技術(shù)[3]或各向異性刻蝕（anisotropic etching）技術(shù)[4]分離出管芯，粘附到透明襯底上制成微顯芯片。如此巧妙設(shè)計一方面是利用單晶硅的優(yōu)質(zhì)電學(xué)性能，另一方面則是利用成熟的IC設(shè)計制造技術(shù)。反射型則是直接在晶片上制作驅(qū)動電路和顯示矩陣電路，然后以此為基底封裝液晶材料形成類似傳統(tǒng)LCD（Liquid Crystal Display）結(jié)構(gòu)的平板顯示屏。所以常規(guī)IP技術(shù)可直接用于設(shè)計制作硅基液晶顯示屏。

　　圖2是筆者運用Cadence EDA工具，采用0.6μm的n-阱四層金屬CMOS工藝規(guī)則設(shè)計的反射式LCoS（VGA分辨率，時序彩色化）電路結(jié)構(gòu)圖。其電路可劃分為行掃描驅(qū)動器，列數(shù)據(jù)輸入驅(qū)動器（包含DAC電路）和顯示驅(qū)動矩陣（有源NMOS矩陣）[5]。

　　在列數(shù)據(jù)輸入驅(qū)動器中，串行輸入的多位數(shù)字視頻信號通過移位寄存器的作用，依次存入數(shù)字鎖存器，然后在同一讀出信號作用下，配合行掃描信號，同時輸入到各列的數(shù)/模轉(zhuǎn)換器（DAC），之后輸出模擬電壓信號作用到像素，因此一幀圖像將被一次一行地傳送到所有列。

　　在行掃描驅(qū)動器中，行掃描信號通過另一組移位寄存器作用，產(chǎn)生與數(shù)字視頻信號同步的逐行掃描信號。


有源顯示驅(qū)動矩陣的每一個像給包括像素開關(guān)（NMOS晶體管）、存儲電容和在它們上面的鋁反射電極。NMOS晶體管控制列數(shù)據(jù)線對液晶像素的充電，而存儲電容中的充電電荷建立了相對于控制電極的電壓差。由于液晶材料本身也有電容，并沿分子的取向充電，當(dāng)一定量的電荷積聚在像素上時，液晶將按所施加的電場取向。液晶分子的再取向，導(dǎo)致液晶電容的變化，這就改變了加在像素的電壓。為了解決這個問題，需要用較大的存儲電容。

　　像素的截面如圖3所示，采用了四層金屬，分別用于掃描線、數(shù)據(jù)線、避光層和鋁反射鏡面電極。掃描線控制NMOS晶體管（像素開關(guān)）的柵極，當(dāng)NMOS導(dǎo)通時數(shù)據(jù)線上的信號驅(qū)動到像素上。晶體管漏極，存儲電容和反射鏡面電極是電導(dǎo)通的。硅背板頂部制作1μm厚的液晶襯墊，用以確定液晶盒間隙。

　　整個硅背板都是在常規(guī)IC芯片生產(chǎn)線上完成的。在加工好的LCoS顯示芯片上，覆蓋取向?qū)樱可厦芊饽z，粘合附著ITO電極的玻璃蓋板，最后向這個液晶盒灌注液晶材料就形成了LCoS顯示器。盡管LCoS顯示芯片的面積比較大，但絕大部分是像素陣列，晶體管密度較低，故可得到高的成品率。采用現(xiàn)代IC制造技術(shù)生產(chǎn)LCoS顯示器可謂駕輕就熟，也是制造高分辨率LCD顯示器的一條降低成本途徑。

3 芯片功耗分析

　　功率損耗是制允集成電路的一個重要因素，而CMOS電路的主要特點就是低功耗。由于LCoS芯片上的像素尺寸非常小（7～20μm），制作相應(yīng)微濾色片（microfilter）的工藝復(fù)雜，且成本高。通常采用無微濾色片工藝，在單片LCoS芯片上使用時間混色模式（時序彩色化）實現(xiàn)彩色顯示。表面上看時序彩色模式的LCoS芯片，要求其幀頻為普通VGA顯示的3倍以上來刷新屏幕，似乎功耗會增加許多倍，但實際并非如此。在圖2所的實際電路結(jié)構(gòu)中，我們設(shè)計了行鎖存器。這樣，就可以采用逐行寫入方式，把每場的圖像信號輸入到像素顯示矩陣中。縱向數(shù)據(jù)驅(qū)動器中視頻串-行轉(zhuǎn)換移位寄存器的工作頻率約為25MHz，其它大部分電路的時鐘頻率不超過300kHz。LCoS芯片的功耗包括以下三部分：

　　（1）靜態(tài)功耗Ps。由反向漏電流造成的直流功耗，CMOS電路一般可以忽略不計。

　　（2）動態(tài)功耗PD。主要指逐行寫入圖像信號時，每行像素（電容）充放電產(chǎn)生的交流功耗。

　　（3）場反轉(zhuǎn)功耗PF。上蓋板電極作周期性電

場反轉(zhuǎn)需要的功耗。

　　綜合以上三項功耗，總的功耗為

　　P=Ps+PD+PF≈PD+PF (1)

　　可采用數(shù)字電路瞬態(tài)功耗估算公式得到：

　　P=CL fc VDD2 (2)

　　這里，每個象素的電容量CP約為0.2pF,

　　每行象素的電容量為：

　　Crow=640×CP=128pF (3)

　　每屏象素的電容量為：

　　Cpanel=480×Crow=61.44nF (4)

　　另外，已知逐行寫放頻率接近300kHz，場反轉(zhuǎn)頻率150Hz，VDD=5V,把這些值連同（2）、（3）、（4）式代入（1）式，得到LCoS芯片的功耗估計值：

　　P=Crow f行 VDD2+Cpanel f場 VDD 2≈1.2nW

　　可見，LCoS顯示器的確屬于低功耗器件。

　　我們利用0.6μm CMOS工藝設(shè)計制作的LCoS芯片，象素截跟為12μm；象素驅(qū)動矩陣的占有面積為（640×12）μm（480×12）μm=7.68mm×5.68mm×5.76mm。考慮到需要預(yù)留液晶盒的膠線封裝區(qū)，最后整個LCoS顯示芯片的尺寸為：11.0mm×9.4mm，對角線約為15mm。

　　4 LCoS芯片研制策略與現(xiàn)代EDA技術(shù)

　　由前面分析器件結(jié)構(gòu)及整個芯片的工作模式表明，LCoS芯片是一塊復(fù)雜的數(shù)模混合電路芯片。這類電路的復(fù)雜性不僅要求同一條生產(chǎn)線能同時兼容數(shù)字和膜擬IC 的生產(chǎn)工藝[6]，更重要的是針對市場需要如何準(zhǔn)確、快速地設(shè)計出LCoS顯示芯片。對于前者有一定規(guī)模的現(xiàn)代半導(dǎo)體加工工廠都能相對容易地實現(xiàn)，而后者很大程序上決定于將采用的EDA設(shè)計平臺。

　　所謂EDA是指以計算機為工作平臺，融合了應(yīng)用電子技術(shù)、計算機技術(shù)、智能化技術(shù)最新成果而研制成的電子CAD通用軟件包，主要能輔助進(jìn)行三方面的設(shè)計工作：IC設(shè)計、電子電路設(shè)計以及PCB設(shè)計。我們將使用具備全定制設(shè)計功能的Cadence EDA設(shè)計工具，按照"自頂向下"的規(guī)則來設(shè)計LCoS芯片的版圖。

　　設(shè)計從行為級開始，首先確定LCoS芯片的功能、性能、允許的芯片面積和成本等。按著進(jìn)行結(jié)構(gòu)設(shè)計，分化出盡可能簡單的子系統(tǒng)。然后把各子系統(tǒng)間的邏輯關(guān)系轉(zhuǎn)換成電路圖，進(jìn)行電路邏輯設(shè)計和電路仿真，這期間要遵循標(biāo)準(zhǔn)5V-0.6μm-CMOS工藝設(shè)計規(guī)則，采用全定制方法研制LCoS芯片的基本單元庫。最后按照半定制設(shè)計流程綜合出整個LCoS芯片版圖。

　　5 在CADENCE平臺上設(shè)計LCoS芯片版圖

　　根據(jù)中國微電子行業(yè)的加工條件，選擇包含豐富EDA工具的Cadence軟件，嘗試著建立了一套0.6μm工藝LCoS芯片版圖，其中包括電路符號庫、電路設(shè)計庫、單元版圖庫及其用于布局布線的Phanton庫和仿真庫等。主要設(shè)計流程如圖4所示[7]。

　　首先確定設(shè)計方案，同時要選擇能實現(xiàn)該方案的合適的CMOS工藝流程。多面手根據(jù)具體的CMOS元器件參數(shù)設(shè)計電路原理圖。接著進(jìn)行第一次仿真，包括數(shù)字電路的邏輯模擬、故障分析、模擬電路的交直流分析、瞬態(tài)分析。LCoS芯片電路在進(jìn)行仿真時，必須要有元件模型庫的支持，計算機上模擬的輸入輸出波形代替了實際電路調(diào)試中的信號源和示波器。這一次仿真主要是檢驗設(shè)計方案在功能方面的正確性。

　　EDA技術(shù)使得LCoS設(shè)計人員在實際的芯片產(chǎn)生之前，就可以全面了解系統(tǒng)的功能特性和物理特性，從而將開發(fā)過程中出現(xiàn)的缺陷消滅在設(shè)計階段，不僅縮短了開發(fā)時間，也降低了開發(fā)成本。

　　前端設(shè)計檢查完畢后，進(jìn)行版圖布局、寄存參數(shù)的提取和靜態(tài)時序分析。在后仿真驗證過程中，可先用從版圖中提取的寄生參數(shù)文件計算出延遲文件，再反