現(xiàn)在，諸如Wi-Fi和微型硬盤技術(shù)在嵌入式領(lǐng)域已被迅速采用，這些應(yīng)用包括基于VoIP(基于IP協(xié)議的語(yǔ)音)手機(jī)、智能電話和PDA、媒體播放器和導(dǎo)航助手等便攜式產(chǎn)品。要集成這些先進(jìn)外設(shè)而又不縮短電池的壽命是一個(gè)嚴(yán)峻的挑戰(zhàn)，而這正是新型反熔絲的FPGA(現(xiàn)場(chǎng)可編程門陣列)所關(guān)注的焦點(diǎn)，這種FPGA可以為一個(gè)優(yōu)化的架構(gòu)提供有效的智能橋接。

　　PolarPro系列FPGA是集成了深度休眠待機(jī)模式的最新一代產(chǎn)品，可以將功耗降低到10μA以下，這要比基于閃存和SRAM(靜態(tài)隨機(jī)存取存儲(chǔ)器)的FPGA分別低了1000或10 000倍，也比QuickLogic公司現(xiàn)有的反熔絲器件改善了25倍左右。重要的是，在待機(jī)情況下，由于電路將I/O焊盤與邏輯核隔開，這種優(yōu)勢(shì)可以在各種條件下保證功耗節(jié)省水平。這對(duì)那些連接到普通活動(dòng)總線的器件是非常有用的，從而可保證其他地方的流量不會(huì)引起FPGA內(nèi)的功率消耗。通常在將一個(gè)可編程邏輯器件的I/O三態(tài)(tri-stating)轉(zhuǎn)換為有效的“輸入模式”時(shí)就會(huì)發(fā)生這種情況；一個(gè)三態(tài)引腳上的活動(dòng)可能激活內(nèi)部節(jié)點(diǎn)，而后它可能需要　額外的功率。即使采取隔離或停止系統(tǒng)時(shí)鐘等手段都無(wú)法保證FPGA仍然處于靜止?fàn)顟B(tài)。它是與系統(tǒng)存儲(chǔ)器總線上的內(nèi)存映射外設(shè)共用的。該總線一直保持有效，因?yàn)榭偩€活動(dòng)可激活FPGA的橋接邏輯，例如地址解碼，等等。圖1是PolarPro FPGA的裸片圖，圖2是器件的功能框圖。

　　器件內(nèi)的專門電路可用來(lái)以一種有效的方式管理通電和斷電轉(zhuǎn)換。當(dāng)該器件進(jìn)入其超低功耗模式時(shí)，RAM、寄存器值和I/O狀態(tài)全部保持不變。FPGA金屬對(duì)金屬(metal to metal)反熔絲技術(shù)可以保證以一種“上電即用”方式在150μs內(nèi)退出這種模式，而且在進(jìn)入之前保持器件的狀態(tài)。

　　片上存儲(chǔ)器、FIFO(先進(jìn)先出)控制器和時(shí)鐘管理資源可以對(duì)連接嵌入式系統(tǒng)處理器和高數(shù)據(jù)吞吐量外設(shè)的新器件進(jìn)行優(yōu)化。

　　在這些應(yīng)用中，通常可編程邏輯必須連接不同的時(shí)鐘頻率域(clock-frequency domains)。PolarPro架構(gòu)可以解決用許多片上雙端口RAM和FIFO控制器實(shí)現(xiàn)這種功能的開銷成本的問(wèn)題，而以硬連接的標(biāo)準(zhǔn)單元(ASIC)門來(lái)實(shí)現(xiàn)這種功能。

FPGA可以為所有8Kb RAM提供高達(dá)202Kb的嵌入式存儲(chǔ)器和嵌入式異步FIFO控制器。這些FIFO控制器可以直接定位相鄰的存儲(chǔ)器以優(yōu)化速度，而且包括可編程“近空/近滿(almost empty/almost full)”標(biāo)記。與使用可編程邏輯單元(大約97%)相比，以這種方式嵌入在整個(gè)架構(gòu)中的專用FIFO控制器可以顯著減少執(zhí)行這種功能所需的硅片面積，可以用幾乎微不足道的成本提供可保證性能的異步FIFO。

　　如果需要更多的存儲(chǔ)器來(lái)緩沖數(shù)據(jù)，新型FPGA還有另一個(gè)單元——專用DDR2(雙數(shù)據(jù)傳輸速率)接口，有助于以同樣高速和低成本的存儲(chǔ)器件深度嵌入到最新型PC和便攜式計(jì)算機(jī)等系統(tǒng)應(yīng)用中。另外，這個(gè)功能還可以用專用電路來(lái)實(shí)現(xiàn)，它正好緊挨著I/O引腳，有助于實(shí)現(xiàn)最高的性能和最小的硅片面積。

　　進(jìn)一步的嵌入功能有助于開發(fā)人員以片上可配置時(shí)鐘管理器的形式與時(shí)鐘域進(jìn)行橋接。這些電路集成了一個(gè)鎖相環(huán)和一個(gè)可編程延遲線，以補(bǔ)償器件內(nèi)部和/或系統(tǒng)級(jí)的互連延遲，將FPGA用戶經(jīng)常遇到的復(fù)雜的調(diào)試和驗(yàn)證問(wèn)題簡(jiǎn)化為只設(shè)置一個(gè)可編程參數(shù)。

　　這一電路特性的組合可以為實(shí)現(xiàn)具有數(shù)據(jù)緩沖功能的可編程的總線對(duì)總線橋接接口提供一個(gè)理想的平臺(tái)。當(dāng)把非本地設(shè)備添加到嵌入式系統(tǒng)中時(shí)，經(jīng)常需要這樣的接口，因?yàn)橥庠O(shè)芯片組通常首先是為個(gè)人電腦市場(chǎng)開發(fā)的，而且采用的是一種相對(duì)復(fù)雜的總線，例如PCI或SDIO。另一方面，嵌入式系統(tǒng)處理器經(jīng)常只有簡(jiǎn)單的存儲(chǔ)映像接口。

　　在這種情況下，唯一的選擇是執(zhí)行邏輯來(lái)進(jìn)行總線結(jié)構(gòu)的橋接，這可能是一個(gè)具有挑戰(zhàn)性的任務(wù)。兩條總線可能不具備同樣的位寬，需要以橋接來(lái)實(shí)現(xiàn)數(shù)據(jù)的格式化。此外，諸如PCI和SDIO等總線通常不允許在嵌入式系統(tǒng)中使用簡(jiǎn)單的存儲(chǔ)映像。在這樣的情況下，橋接必須與協(xié)議邏輯一起提供數(shù)據(jù)緩沖能力，以便處理器能夠在數(shù)據(jù)傳輸期間執(zhí)行其他任務(wù)。

　　一種解決方案是使用一個(gè)FPGA作為橋接器件。通常可供FPGA使用的預(yù)先定義的功能庫(kù)包括了大多數(shù)標(biāo)準(zhǔn)元件總線接口，因此橋接設(shè)計(jì)已經(jīng)完成了一半。FPGA的靈活性有助于開發(fā)人員使設(shè)計(jì)適應(yīng)各種不同的處理器，從而以最少的修改將設(shè)計(jì)用于多個(gè)項(xiàng)目。

　　初看上去，復(fù)雜可編程邏輯器件(CPLD)似乎也能提供這些優(yōu)勢(shì)，但是CPLD通常沒有數(shù)據(jù)緩沖所需的存儲(chǔ)器資源。

　　新的PolarPro架構(gòu)可以提供邏輯、片上存儲(chǔ)器和FIFO控制，以及迅速切斷功能的組合，這樣就為橋接應(yīng)用提供了理想的性能。現(xiàn)在，利用其包括專用邏輯在內(nèi)的為用途設(shè)計(jì)的(designed-for-purpose)架構(gòu)，就可以用相當(dāng)?shù)偷某杀臼咕哂羞@些連接功能的解決方案用于大批量生產(chǎn)的消費(fèi)類產(chǎn)品。

　　PolarPro的超低功耗模式在許多目標(biāo)應(yīng)用方面保持著成功的記錄，例如包含嵌入式處理器和硬盤驅(qū)動(dòng)器的媒體播放器。在這種情況下，處理器通常需要訪問(wèn)硬盤，在存儲(chǔ)器中存儲(chǔ)數(shù)據(jù)，然后關(guān)閉硬盤驅(qū)動(dòng)器。比如，在播放128kb/s的MP3音頻時(shí)，硬盤驅(qū)動(dòng)器可能有大約 0.2%的占空比。圖3是PolarPro FPGA與英特爾的PXA27x處理器、外部存儲(chǔ)設(shè)備的連接示意圖。

CPLD經(jīng)常被用作控制器。但是，即使在硬盤驅(qū)動(dòng)器不運(yùn)行而且沒有數(shù)據(jù)吞吐時(shí)，連接到處理器總線的傳統(tǒng)的CPLD和傳統(tǒng)的FPGA也會(huì)繼續(xù)汲取功率。與之相比，基于PolarPro的控制器可以消除非運(yùn)行時(shí)的功耗，大大延長(zhǎng)電池的壽命。與CPLD相比，因?yàn)橛辛似洗鎯?chǔ)器，數(shù)據(jù)吞吐量也有所增加，這使得開發(fā)新一代產(chǎn)品成為可能。