泰克公司在2013設計自動化大會上展出ASIC原型

　　中國 北京，2013年5月14日 –全球領先的測試、測量和監測儀器提供商---泰克公司日前宣布，其將在2013設計自動化大會(6月2 - 6日，德克薩斯州奧斯汀，819展位)上展出其最新推出的Certus 2.0 ASIC原型 (prototyping) 調試解決方案。設計自動化大會 (DAC) 是以電子系統 (EDA)、嵌入式系統及軟件 (ESS) 和知識產權 (IP) 為主題的重要大會。

　　首次在設計自動化大會上亮相的Certus 2.0軟件套件和基于RTL的嵌入式儀器通過幫助實現完整的RTL級可視性使FPGA內部可視性成為原型化平臺的特性，從根本上改變了ASIC原型化流程。仿真級可視性使工程師能夠使用現有工具在一天內診斷多個缺陷，而不需要花一個星期或更多時間。

　　“FPGA合作生態系統范圍內一直缺少針對ASIC原型的主動式調試功能”，泰克公司嵌入式儀器事業部總經理Dave Farrell表示，“設計自動化大會參加者現在將能親眼目睹Certus 2.0如何從根本上改變ASIC原型化流程和顯著提高調試效率。”

　　主動式調試策略

　　Certus 2.0允許設計人員自動調試多FPGA ASIC原型中的每個FPGA可能需要的所有信號而很少影響FPGA的LUT。這有助于采取主動式調試和工具化(instrumentation) 策略，使得無需通過對FPGA進行重新編譯來調試每個新行為，而這在使用傳統工具時通常是一項需要8-18個小時的艱苦任務。其他重要功能包括：

　　· 根據類型和實例名稱(包括觸發器 [flip-flop]、狀態機、接口和枚舉類型)進行RTL信號的自動識別和工具化

　　· 片上處理取高度壓縮的快速捕獲數據，無需使用特殊外部硬件或消耗FPGA I/O資源

　　· 先進的片上(on-chip)觸發功能使嵌入式儀器也能利用邏輯分析儀觸發方法

　　· 以時間相關方式捕獲來自不同時鐘域和多個FPGA 的捕獲數據提供了完整的目標設計的系統級視圖

　　Certus 2.0可運行于任何現有商業或定制ASIC原型化平臺，且無需特殊連接器、電纜或外部硬件。