雖然賽靈思(Xilinx)公司去年12月就放出風(fēng)聲將采用先進(jìn)的65nm工藝制造下一代FPGA，但直到今年三月初在美國加州Monterey舉行的Globalpress電子峰會上該公司才正式向外界展出首款基于65nm樣片的FPGA，而批量供貨則要等到今年下半年，該公司表示新工藝將用于其高端產(chǎn)品Virtex系列中。

賽靈思在上世紀(jì)九十年代末憑借Virtex-II產(chǎn)品系列推出業(yè)界第一款平臺FPGA，為嵌入硬IP提供了支持結(jié)構(gòu)，之后的130nm Virtex-II PRO利用這一技術(shù)嵌入了IBM的PowerPC和千兆位收發(fā)器，成為高速串行通信、DSP和嵌入式處理器應(yīng)用領(lǐng)域的轉(zhuǎn)折點(diǎn)。隨后利用90nm工藝的Virtex-4系列通過引入ASMBL架構(gòu)，在同一系列中提供針對邏輯、DSP和嵌入式處理應(yīng)用領(lǐng)域優(yōu)化的多種平臺，使平臺FPGA的概念進(jìn)一步得到提升。據(jù)悉，Virtex系列FPGA截至目前累計(jì)銷售收入已超過40億美元。

該公司先進(jìn)產(chǎn)品事業(yè)部產(chǎn)品市場總監(jiān)Charles Tralka表示，采用新工藝的下一代Virtex平臺將繼續(xù)基于ASMBL基礎(chǔ)構(gòu)建，以期提供更多平臺和硬核IP，同時(shí)提高性能與處理能力。該器件可以前向兼容，為用戶提供在65nm工藝節(jié)點(diǎn)上重復(fù)利用現(xiàn)有IP和設(shè)計(jì)知識的自然遷移途徑。通過與客戶緊密合作，賽靈思已將新系列設(shè)計(jì)成既可以滿足高性能系統(tǒng)要求，同時(shí)又能實(shí)現(xiàn)設(shè)計(jì)時(shí)間及系統(tǒng)成本目標(biāo)。由于受到競爭對手市場壓力的影響，新工藝目前只用于Virtex系列，“我們暫時(shí)不會將65nm工藝用于低成本Spartan系列上。”Tralka補(bǔ)充道。

據(jù)介紹，65nm Virtex系列FPGA采用11層金屬層CMOS工藝與第二代三極柵氧化層技術(shù)，其柵極長度為40nm，氧化層厚度僅1.6nm，相當(dāng)于只有五個(gè)原子層，同時(shí)在芯片內(nèi)部使用了鎳硅化物和柵堆疊結(jié)構(gòu)自對準(zhǔn)技術(shù)，并在所有金屬電介質(zhì)之間采用低k電介質(zhì)，內(nèi)核電壓只需1.0V，可以確保FPGA在密度、性能和低功耗方面達(dá)到最優(yōu)。

在峰會上賽靈思向與會者展示了由兩個(gè)代工伙伴聯(lián)電與東芝利用65nm工藝制造的300mm晶圓樣片，并再次強(qiáng)調(diào)了其雙晶圓代工廠策略。“兩個(gè)代工廠加在一起月產(chǎn)能可達(dá)15,000晶圓，這將對我們每年20億美元的FPGA產(chǎn)品銷售提供有力支持，”Tralka說道。

與此同時(shí)，另一家領(lǐng)先的可編程邏輯器件供應(yīng)商Altera也不甘落后，正加緊其65nm器件的研發(fā)。雖然沒有公布正式時(shí)間表，但據(jù)有關(guān)人士透露，該公司計(jì)劃于明年初正式推出。“是不是第一個(gè)宣布并不重要，而應(yīng)該看是否是在一個(gè)適當(dāng)?shù)臅r(shí)機(jī)。”Altera公司副總裁Danny Brain在接受本刊采訪時(shí)說道，“我們會等到時(shí)機(jī)成熟，包括產(chǎn)能、良品率等都達(dá)到我們的要求后才會推向市場，這樣在用戶提出需求時(shí)才可以很快得到滿足。”與賽靈思不同的是，Altera仍堅(jiān)持實(shí)行一個(gè)晶圓代工伙伴的策略，其芯片均由臺積電代工制造，目前是后者最大的客戶之一。

Altera并不急于進(jìn)軍65nm領(lǐng)域的另一個(gè)原因或許是與高端FPGA產(chǎn)品在該公司銷售額中所占比例開始下降，低成本大批量可編程邏輯器件應(yīng)用激增迅速有關(guān)。盡管Stratix系列FPGA銷售仍占Altera營收的25%，但其低成本Cyclone系列自推出以來受到了電子制造廠商的大力追捧，目前在通信領(lǐng)域市場表現(xiàn)幾乎與Stratix系列平分秋色，而整體出貨量大約是后者的3倍。

此外Altera也希望新工藝能夠應(yīng)用到其結(jié)構(gòu)化ASIC產(chǎn)品HardCopy上，幫助用戶實(shí)現(xiàn)從FPGA向ASIC的轉(zhuǎn)換。“這涉及到整個(gè)設(shè)計(jì)方法的轉(zhuǎn)變，原有HardCopy并不適用于65nm產(chǎn)品。”Brain解釋到，“將應(yīng)用新工藝的下一代FPGA轉(zhuǎn)換到結(jié)構(gòu)化ASIC的成本我們正在評估，我們必須確保經(jīng)驗(yàn)證過的FPGA設(shè)計(jì)能夠無縫移植成功。”

業(yè)界對于下一代FPGA市場前景表示出樂觀態(tài)度，市場調(diào)研公司IBS總裁Handel Jones指出，目前全球ASIC/ASSP市場規(guī)模已達(dá)220億美元，通過利用先進(jìn)的工藝技術(shù)提高性能和降低成本，可以使FPGA擴(kuò)展到新領(lǐng)域如DSP、高速串行通信和嵌入式應(yīng)用等，并將進(jìn)一步推動(dòng)其進(jìn)入傳統(tǒng)ASIC把持的市場應(yīng)用中。